內容簡介
內容簡介 本書涵蓋Verilog HDL的廣泛內容，對邏輯合成部份有深入的探討並輔以實例說明。本書內容包含運用Verilog、階層模組的觀念、Verilog的基本概念、邏輯閘層次模型、資料處理模組、行為模型、任務與函數、有用的程式技巧及高階Verilog的邏輯設計、本書適合作為大學電子、資工「VHDL設計」、「VHDL晶片設計」等課程所使用。 ■本書目錄 Part1 基本Verilog的使用 第1章 導論：運用 Verilog HDL 作邏輯設計 第2章 階層模組的觀念 第3章 使用Verilog 的基本概念 第4章 模組與輸出入埠 第5章 邏輯閘層次模型 第6章 資料處理模型 第7章 行為模型 第8章 任務與函數 第9章 有用的程式技巧 Part2 高等Verilog技巧 第10章 時序與延遲 第11章 交換層次的模型 第12章 自定邏輯閘 第13章 程式語言介面 第14章 邏輯合成 第15章 進階驗證技巧 Part3 附 錄 附錄A 強度模型和進階接線定義 附錄B PLI常式列表 附錄C 關鍵字，系統任務，編譯器指令的列表 附錄D 正式的語法定義 附錄E Verilog的花絮 附錄F Verilog範例 參考書目 光碟使用說明
